Optimieren Sie Ihre FPGA-Leistung mit angepasstem Hard IP für PCI Express

Inhaltsverzeichnis:

1. Einführung
2. Unterstützte Designflüsse
   • Platform Designer System Design-Tool
   • Intel Quartus Prime Pro Software IP-Katalogfluss
3. Hard IP-Parametereditor für PCI Express
   • Systemeinstellungen
   • Avalon Streaming-Einstellungen
   • Avalon Memory Map-Einstellungen
   • Konfigurationseinstellungen
   • Geräte-ID-Register
   • Interrupts und Stromverwaltung
   • Konfiguration, Debugging und Erweiterungsoptionen
4. Generierung eines Beispiel-Designs
5. Schlussfolgerung
6. Ressourcen

📝Einführung

Willkommen zur Präsentation über die Anpassung des Intel Stratix 10, Intel Aria 10 und Intel Cyclone 10 GX FPGA Hard IP für PCI Express. In diesem Online-Training erhalten Sie einen Überblick über die unterstützten Designflüsse und den Hard IP-Parametereditor, mit dem Sie die Einstellungen Ihres Hard IP anpassen können. Abschließend erfahren Sie, wie Sie ein Beispiel-Design generieren können, um Ihre Konfiguration des Hard IP zu testen.

🚀Unterstützte Designflüsse

Beim Einsatz des Hard IP für PCI Express stehen zwei grundlegende Designflüsse zur Verfügung: der Platform Designer System Design-Tool-Fluss und der Intel Quartus Prime Pro Software IP-Katalogfluss. Im nächsten Abschnitt werden wir uns genauer mit jedem dieser Flüsse befassen.

Platform Designer System Design-Tool

Der Platform Designer ist ein Systementwurfswerkzeug, das in der Intel Quartus Prime Software verfügbar ist und es Ihnen ermöglicht, komplette Systeme grafisch zu erstellen. Mit diesem Tool können Sie den Hard IP einfach mit anderen Logikkomponenten in Ihrem System verbinden und eine maßgeschneiderte Verbindungsstruktur generieren. Der Platform Designer unterstützt verschiedene Standard-Schnittstellen wie Avalon Memory Map, Avalon Streaming, ARM AMBA 3 AXI und ARM AMBA 4 AXI.

Intel Quartus Prime Pro Software IP-Katalogfluss

Der Intel Quartus Prime Pro Software IP-Katalog bietet eine alternative Methode zur Konfiguration des Hard IP. Im IP-Katalog finden Sie den Hard IP für PCI Express im Interface-Protokolleordner. Dieser Fluss ermöglicht es Ihnen, das HDL-Modul für den Hard IP manuell in Ihrem RTL zu instanziieren und die erforderlichen Verbindungen selbst herzustellen. Bitte beachten Sie, dass nur Avalon Streaming-Versionen des Hard IP für Intel Aria 10 und Intel Cyclone 10 GX-Geräte unterstützt werden, während für Intel Stratix 10 alle Core-Versionen verfügbar sind.

🛠️Hard IP-Parametereditor für PCI Express

Der Hard IP-Parametereditor ist ein leistungsstolles Werkzeug, mit dem Sie die Einstellungen Ihres Hard IP anpassen und konfigurieren können. In diesem Abschnitt werden wir uns die verschiedenen Einstellungen und Register genauer ansehen, die Sie im Parametereditor vornehmen können.

Systemeinstellungen

Im Abschnitt "Systemeinstellungen" können Sie die Version des Hard IP und die Breite der Anwendungsschnittstelle festlegen. Sie können auch die maximale Anzahl der Lanes und die PCI Express-Version für die Geschwindigkeit der Lanes konfigurieren. Zusätzlich können Sie den Port-Typ (Native Endpoint oder Root Port) und die Partitionierung des Empfangspuffers einstellen.

Avalon Streaming-Einstellungen

Im Abschnitt "Avalon Streaming-Einstellungen" können Sie das lokale Management-Interface (LMI) aktivieren, Byte-Paritätsprüfung und Signalisierung auf der Streaming-Daten-Schnittstelle aktivieren sowie die Empfangspufferpartitionierung konfigurieren.

Avalon Memory Map-Einstellungen

Im Abschnitt "Avalon Memory Map-Einstellungen" können Sie die Breite des Datenpfads zwischen dem Hard IP und der Anwendungsschicht konfigurieren. Sie können auch die Adressbreite der Avalon Memory Map-Schnittstelle festlegen und die Art der Adressübersetzung und das Adressfenster einstellen.

Konfigurationseinstellungen

Im Abschnitt "Konfigurationseinstellungen" können Sie die Geräte-ID-Registereinstellungen festlegen, die Vender- und Gerätekennung sowie die Bar-Größen.

Interrupts und Stromverwaltung

Im Abschnitt "Interrupts und Stromverwaltung" können Sie die Unterstützung für AER (Advanced Error Reporting) aktivieren, MSI/MSIX-Unterstützung konfigurieren, Latenz und Power-Management-Einstellungen festlegen.

Konfiguration, Debugging und Erweiterungsoptionen

Im Abschnitt "Konfiguration, Debugging und Erweiterungsoptionen" können Sie die Konfigurationsmethoden festlegen, das Debugging über ADME (Advanced Debug and Monitoring Environment) aktivieren und die De-Emphasis-Werte für den Transmitter einstellen.

💡Generierung eines Beispiel-Designs

Nachdem Sie den Hard IP konfiguriert haben, können Sie ein Beispiel-Design generieren, um Ihre Konfiguration zu testen. Das Beispiel-Design verbindet Ihre Konfiguration des Hard IP mit einer Beispiel-Anwendungsschicht. Sie können das Beispiel-Design kompilieren, simulieren und in der Hardware ausführen, um die Funktionalität zu überprüfen.

⌛Schlussfolgerung

Die Anpassung des Intel Stratix 10, Intel Aria 10 und Intel Cyclone 10 GX FPGA Hard IP für PCI Express ermöglicht es Ihnen, Ihren Hard IP an die spezifischen Anforderungen Ihres Designs anzupassen. Je nach Ihren Vorlieben und Anforderungen können Sie entweder den Platform Designer System Design-Tool-Fluss oder den Intel Quartus Prime Pro Software IP-Katalogfluss verwenden. Der Hard IP-Parametereditor bietet eine Vielzahl von Einstellungen, mit denen Sie die Funktionen und Leistung Ihres Hard IP optimieren können. Durch das Generieren eines Beispiel-Designs können Sie die Funktionalität Ihrer Konfiguration überprüfen und sicherstellen, dass sie wie erwartet funktioniert.

📚Ressourcen

• Für weitere Informationen über die Verwendung des Platform Designer Tools zur Erstellung eines Designs und dessen Integration in den Intel Quartus Prime Pro Design-Fluss, können Sie das Online-Training "Einführung in den Platform Designer" besuchen.
• Weitere Informationen zur Verwendung des Intel Quartus Prime Pro Software IP-Katalogs zur Einbindung des Hard IP für PCI Express in Ihr System finden Sie im Online-Training "Designing with the Intel Stratix 10, Intel Aria 10, and Intel Cyclone 10 GX FPGA Hard IP for PCI Express".
• Für weitere Unterstützung und Hilfe bei Ihrem Design-Prozess können Sie auf die Community-Foren von Intel FPGA zugreifen und an Schulungen teilnehmen.

URLs:

1. Platform Designer Dokumentation
2. Intel Quartus Prime Pro Software IP-Katalog Dokumentation