Depuración en chip de interfaces de memoria en dispositivos Intel FPGA

Índice de contenidos

1. Introducción al entrenamiento en línea
2. Objetivo principal del entrenamiento
3. Arquitectura de los interfaces de memoria
   • Características arquitectónicas de los nuevos dispositivos FPGA Intel
4. Flujo de diseño para el IP de memoria
   • Simulación
   • Análisis de tiempos
   • Herramientas de depuración
5. Uso de herramientas de depuración en chip
   • Utilización de la herramienta SignalTap
   • Uso del kit de herramientas de depuración Emif
   • Depuración en tiempo de ejecución con herramientas disponibles en el chip
6. Uso de la herramienta Traffic Generator
   • Configuración y uso del generador de tráfico TG 2.0
   • Interfaz con el kit de herramientas de depuración Emif
7. Opciones de depuración y acceso a la interfaz de depuración a bordo de chip
   • Conexión de interfaces de memoria en múltiples columnas
   • Uso de lógica de depuración personalizada
   • Acceso a través de la interfaz JTAG
8. Consideraciones especiales para los dispositivos Intel Arya 10 y Stratix 10
9. Recursos adicionales y apoyo técnico
   • Foros en línea de Intel FPGA
   • Wiki de Intel FPGA
   • Base de conocimientos
   • Centro de licencias de autoservicio
   • Soporte técnico local

Uso de herramientas de depuración en el chip 💡

El uso de herramientas de depuración en el chip es esencial para identificar y solucionar problemas en la implementación de interfaces de memoria en dispositivos FPGA Intel. Estas herramientas ofrecen una forma efectiva de analizar y verificar el Correcto funcionamiento de las interfaces durante la ejecución en tiempo real.

SignalTap: análisis de señales internas 📊

La herramienta SignalTap es una excelente herramienta para examinar los niveles de señal interna cuando se cumple un conjunto de condiciones definidas, conocido como "trigger". Sin embargo, es importante tener en cuenta que SignalTap debe utilizarse para capturar señales de baja velocidad internas en lugar de señales de E/S. En el caso de los interfaces de memoria, la interfaz local entre la lógica del usuario y el controlador es la más común de capturar.

Para obtener más información sobre SignalTap, se recomienda seguir el entrenamiento en línea específico sobre esta herramienta.

Pros:

• Permite examinar los niveles de señal interna en tiempo real.
• Es útil para identificar problemas de baja velocidad en las interfaces de memoria.

Contras:

• No es adecuado para capturar señales de Alta velocidad en las interfaces de E/S.

Kit de herramientas de depuración Emif: análisis y calibración 🔎

El kit de herramientas de depuración Emif es una herramienta de depuración en tiempo de ejecución incluida en el software Intel Quartus Prime. Conectada al "calibration sequencer" de la interfaz de memoria a través de una conexión JTAG, permite analizar los resultados de la calibración y determinar los ajustes necesarios para corregir posibles fallas en la misma.

Esta herramienta utiliza una interfaz de tareas y reportes similar al analizador de tiempo del software Intel Quartus Prime. Puede generar reportes sobre la calibración general, los ajustes utilizados durante la misma y el margen detectado en cada señal de datos en la interfaz. Además, puede enmascarar ciertos rangos de memoria para saltarlos durante la calibración y realizar una recalibración manual de la interfaz si es necesario. También proporciona estadísticas sobre la eficiencia global de la interfaz si la opción de "efficiency monitor" está habilitada.

Es importante destacar que el kit de herramientas de depuración Emif se activa mediante la conexión a una interfaz de depuración avalon slave en el subsistema Neospace, utilizado para calibrar la interfaz de memoria.

Pros:

• Permite analizar y ajustar la calibración de la interfaz de memoria en tiempo real.
• Proporciona estadísticas sobre la eficiencia de transferencia de datos.

Contras:

• Requiere una conexión física a la interfaz a través de JTAG.

Emif on-chip debug port: acceso personalizado a la interfaz 🕹️

Este es un recurso de depuración que permite la exposición de la interfaz esclava avalon memory-mapped del "calibration sequencer" en la interfaz de memoria. Al habilitar este recurso, esta interfaz puede ser accesada por lógica de depuración personalizada, lo que brinda acceso a las mismas características y herramientas que el kit de herramientas de depuración Emif. En esta configuración, se utiliza un componente master para acceder a la interfaz de depuración desde otro componente de lógica personalizado, como otro procesador Neos.

Pros:

• Permite el acceso personalizado a la interfaz de depuración de la interfaz de memoria.
• Brinda flexibilidad para desarrollar y utilizar lógica de depuración personalizada.

Contras:

• Requiere conocimientos avanzados de programación y diseño.

Generador de tráfico (Traffic Generator): prueba personalizada de la interfaz 🚀

El Generador de tráfico es un componente que se utiliza como parte del diseño de la interfaz para emitir comandos de acceso a memoria al controlador. Se puede configurar y personalizar para generar patrones de prueba completamente personalizados en tiempo de ejecución. Aunque se implementa como una lógica de FPGA convencional, puede ser útil para depurar la interfaz, ya que permite enviar tráfico de prueba directamente a la memoria externa.

El Generador de tráfico se puede controlar mediante un script de simulación o lógica de depuración personalizada. También se puede integrar directamente con el kit de herramientas de depuración Emif para enviar tráfico de prueba durante la depuración.

Pros:

• Permite enviar tráfico de prueba personalizado a la memoria externa.
• Se puede controlar mediante scripts de simulación o lógica de depuración personalizados.
• Integración con el kit de herramientas de depuración Emif.

Contras:

• Requiere conocimientos avanzados de programación y diseño.

Con estas herramientas de depuración en el chip, puedes analizar, calibrar y probar tus interfaces de memoria de manera efectiva, asegurándote de que funcionen correctamente en tiempo real.