インテルプロセス上でハイブリッドボンディングを実現

目次

1. イントロダクション
2. ピッチスケーリングの必要性とハイブリッドボンディングの概要
3. デザインの利点と課題
   • デジタルとRF回路のハイブリッドボンディングにおける設計利点と考慮事項
   • ハイブリッドボンディングにおけるプロセスとアセンブリの最適化
4. テストチップのデザインと製造
   • パワーとシグナルインテグリティへのデザインの影響
   • プロセスの最適化と結果
   • アセンブリの考慮事項と結果
5. ハイブリッドボンディングの将来的な考慮事項
6. 結論

イントロダクション

技術開発部門でのインテルのコンポーネント研究において、今日はインテルプロセスでハイブリッドボンディングを可能にすることについて発表致します。まずは、話の概要について簡単に説明し、ピッチスケーリングの必要性とハイブリッドボンディングがそれを可能にする方法について概説します。さらに、ハイブリッドボンディングの技術についても概説します。その後、デジタル回路およびRF回路におけるハイブリッドボンディングの設計上の利点と考慮事項について説明し、最後にプロセスとアセンブリの最適化について、欠陥を最小限に抑え、高品質な最終ボンディングを確保するために行われる最適化に言及します。最後に、テストチップの製造結果と将来的な考慮事項について共有し、話を締めくくります。

ピッチスケーリングの必要性とハイブリッドボンディングの概要

現在のパッケージングのトレンドは、パッケージ内での機能の増加、例えばインパッケージメモリの拡張やより多くの処理コアの有効化を可能にすることです。これには、モノリシックダイアーキテクチャ（左の図に示されているもの）から2Dアーキテクチャ（例：マルチチップパッケージングまたはインテルEMA）へのシフトが必要です。さらに、シリコンインタポーザーやインテルオムニダイレクショナルインタコネクタ（ODI）などの3D統合アーキテクチャ（右の図に示されているもの）を使用して、より高い機能性を実現する必要があります。

これにより、異種統合技術が必要とされます。この技術により、異なる機能に最適化された複数のダイを組み合わせることができます。例えば、処理、メモリ、電力供給などです。しかし、同時にモノリシックなパフォーマンスを維持する必要があります。つまり、インターコネクトエリア、回路電力、遅延には最小限のオーバーヘッドがある必要があります。

現在の主流技術であるはんだには、インターコネクト密度に制約があり、比較的高いオーバーヘッドが発生します。オーバーヘッドに関連するインターコネクトエリアを減らすためには、インターコネクトピッチを減らす必要があります。しかしこれは、電気的および熱機的な考慮事項により、はんだのピッチを10マイクロン以下にスケーリングすることが制限されているため、課題となっています。

これを解決するために、新しいアセンブリ技術が必要となります。現在のもっとも有力なアセンブリ技術がハイブリッドボンディングです。ハイブリッドボンディングは、サブ1マイクロンピッチまで対応可能であることが示されています。

以下の段落では、デザインの利点と課題、プロセスとアセンブリの最適化について詳しく説明します。