AMD의 3D 스태킹 기술

Find AI Tools

No difficulty

No complicated process

Find ai tools

Home Hardware-kr AMD의 3D 스태킹 기술

AMD의 3D 스태킹 기술

테이블 목차

소개
AMD의 특허 개요
3D 적층 기술
메모리 할당 및 접근 방식
향상된 성능을 위한 제어 다이
메모리 엑세스를 위한 TSVs
에너지 절약을 위한 기술
AMD의 전략과 활용 가능성
메모리의 유형과 구현 가능성
결론

소개

이 글에서는 AMD의 최근 특허 중 하나를 살펴보겠습니다. 이 특허는 AMD의 극대화된 대역폭 및 성능 단위당 전력 구조에 관한 것입니다. 이 글에서는 이 특허의 내용을 자세히 알아보고 주요 기술에 대해 설명할 것입니다.

AMD의 특허 개요

AMD의 이 특허는 컴퓨터 시스템의 블록 다이어그램으로 시작됩니다. 그리고 메모리에 대한 액세스 기술에 관한 내용을 다룹니다. 이 특허는 실리콘 칩을 3D 적층하여 프로세서 위에 메모리 칩을 적층함으로써 동작합니다. 이러한 구조는 인텔의 포리우스 기반 칩과 유사하지만 동작 방식은 다릅니다. 이런 구조가 어떻게 동작하는지 그리고 왜 사용하는지에 대해 알아보겠습니다.

3D 적층 기술

3D 적층 기술은 실리콘 칩을 여러 겹으로 적층하는 방식을 의미합니다. 이 특허에서는 프로세서 다이 위에 제어 다이를 적층하는 방식을 사용하고 있습니다. 제어 다이는 메모리 컨트롤러와 같은 구성 요소를 포함하며, 외부 메모리 및 Infinity 패브릭과 같은 버스에 연결됩니다. 이어서 제어 다이 위에는 프로세서 다이에 의해 직접 사용될 메모리 셀을 적층할 수 있습니다. 단, 액세스 요청은 제어 다이를 통해 이루어지며, 제어 다이에는 스택 메모리에 대한 액세스를 위한 활성 논리가 포함되어 있습니다.

메모리 할당 및 접근 방식

메모리의 할당은 각 실행 장치에 특정 수의 메모리 셀이 지역 메모리로 할당됨을 의미합니다. 이 특허에서는 각 실행 장치에 있는 모든 메모리 칩에 수직으로 연결되는 TSVs를 통해 통신이 이루어집니다. 또한 제어 다이에서 TSV가 종료되며, 제어 다이 내부에는 메모리 칩에 대한 비지역 메모리 셀로의 직접 데이터 전송을 위한 캐시와 내부 버스/네트워크가 제공됩니다. 이를 통해 실행 장치는 비지역 메모리 셀에 대한 액세스를 요청할 수 있습니다.

제어 다이를 통한 향상된 성능

이 특허에서는 중단된 기능 장치의 메모리 액세스를 차단하기 위해 제어 다이가 사용될 수 있다고 언급됩니다. 이는 메모리 액세스를 통제하여 전력을 절약하기 위한 것입니다. 메모리 액세스 명령이 특정 기능 장치에 대해 수행될 때, 제어 다이는 해당 작업을 비활성화된 워크 아이템에 대한 메모리 액세스 명령을 수행하지 않습니다. 이를 통해 필요한 메모리 액세스만 수행하여 성능을 개선할 수 있습니다.

메모리 엑세스를 위한 TSVs

메모리 액세스는 TSV(Through Silicon Via)를 통해 이루어집니다. TSV는 실리콘 칩 내를 전기 신호가 통과할 수 있게 해주는 기술입니다. 이를 통해 PD 제어 다이와 메모리 스택 간의 통신이 가능해집니다.

에너지 절약을 위한 기술

이 특허에서는 중단된 기능 장치를 위한 메모리 액세스를 차단하여 전력을 절약하는 기술도 언급합니다. 특정 메모리 액세스 명령에 대해, 메모리 셀 드라이버 및 주소 라인을 제어 다이의 TSVs에 연결하지 않음으로써 전력 소모를 줄입니다. 이는 메모리 액세스를 필요한 경우에만 수행함으로써 성능 단위당 전력을 최적화할 수 있는 방법입니다.

AMD의 전략과 활용 가능성

AMD는 TSMC의 7나노 노드를 사용하고 있는데, 이는 고성능 칩에 대한 웨이퍼 비용을 증가시킬 수 있습니다. 특히 AMD가 방금 글로벌파운드리의 12나노 노드에서 전환한 상황을 고려한다면, 12나노미터 칩은 저렴한 가격으로 제조됩니다. 또한 글로벌파운드리와의 웨이퍼 공급 계약이 2024년까지 유효하기 때문에, AMD는 그 시기까지 상당량의 실리콘을 글로벌파운드리에서 구매할 것입니다. 이러한 현실을 고려할 때, AMD는 성능이 높은 기능 장치를 TSMC의 최신 노드에서 생산하는 반면, 제어 다이는 12나노미터와 같은 이전 노드에서 생산할 수 있습니다. 이를 통해 AMD는 웨이퍼 공급 계약을 준수하면서도 경쟁력 있는 성능 단위를 유지할 수 있습니다.

메모리의 유형과 구현 가능성

이 기술을 사용할 때 적합한 메모리 유형에 대해 생각해보겠습니다. 이 특허에서는 고성능 칩에는 DRAM이 사용될 것으로 예상됩니다. DRAM은 고성능 메모리 밴드위스를 제공하기 때문입니다. 이에 따라 지역 메모리는 L2 캐시와 유사한 역할을 할 수 있습니다. 또한 DRAM의 액세스 지연시간은 SRAM과 비교했을 때 매우 큽니다. SRAM은 고성능을 위한 메모리 유형으로 액세스 지연시간이 단일 사이클인 반면, DRAM은 단일 사이클의 액세스 지연시간을 가지기 어렵습니다. 따라서 제어 다이의 로컬 메모리에 대한 액세스를 위해 PD 제어 칩에는 DRAM 메모리 컨트롤러가 포함될 것으로 예상됩니다. 이를 통해 최소한의 메모리 컨트롤러 하드웨어로 CPU와 버스 간의 데이터 전송이 가능해집니다. 다만, SRAM 대신 DRAM을 사용한다면 심층 파이프라인을 통해 액세스 지연시간을 숨길 수 있을 것입니다.

결론

이론적으로는 이 기술을 사용하여 고성능 칩을 구현할 수 있으며, 이는 비용을 절약할 수 있는 장점을 가지고 있습니다. AMD의 전략과 현재 기술 동향을 고려할 때, 이 기술은 AMD에게 매우 유망하다고 할 수 있습니다. 방금 제시한 가능한 구현 방법 및 성능 개선 전략을 고려했을 때, AMD의 이 기술은 고성능 칩을 더 효율적으로 제조하는 데 도움이 될 것입니다.