Cyclone V 및 Arria V SoCs에서의 HPS Loaner I/O 사용

표지

이 문서에는 다음과 같은 내용이 포함되어 있습니다.

1. 소개
2. 재사용 가능한 I/O 포트
3. 느린 신호에 대한 한정적 기능
4. 포트 해방을 위한 재할당
5. 이더넷 MAC 설계
6. Qsys 시스템 생성
7. 최상위 설계 파일 완성
8. 포트 연결
9. 미사용 신호 연결
10. 설계 컴파일 및 타이밍 분석
11. 예제 디자인 확인
12. 참고 자료

소개

이 문서에서는 Altera의 Staff Field Applications Engineer인 Chris Esser가 소개하는 내용을 다룹니다. Chris Esser는 Cyclone V 및 Arria V SoC 장치에서 사용 가능한 임시 I/O 포트에 대해 설명합니다. 이 임시 I/O 포트를 사용하면 이전에 ARM Hard Processor Subsystem 블록에서 사용되었던 포트를 다시 사용할 수 있습니다. 이 임시 I/O 포트는 느린 속도의 신호를 위해 설계되었지만, I/O 제약이 있는 경우 추가 연결을 위해 포트를 해방 할 필요가 있을 때 유용합니다.

재사용 가능한 I/O 포트

이 장에서는 재사용 가능한 I/O 포트에 대해 자세히 알아보겠습니다. 재할당이 가능한 I/O 포트는 일반 I/O 핀과는 다른 특성을 가지며, 더 느린 신호에 최적화되어 있습니다. 하지만 적절하게 활용할 경우 여전히 매우 유용할 수 있습니다.

느린 신호에 대한 한정적 기능

재사용 가능한 I/O 포트는 일반 I/O 요소와는 다른 기능을 제공합니다. 통합된 딜레이 라인이나 레지스터 된 입력 및 출력과 같은 일반 I/O 핀의 기능을 제공하지 않으며, 데이터 버스에서의 스큐 균형 조정이 더 어렵습니다. 하지만 이러한 제약을 염두에 둔다면 재사용 가능한 I/O 포트는 여전히 매우 유용할 수 있습니다.

포트 해방을 위한 재할당

I/O 제약이 있는 경우 추가 연결을 위해 포트를 해방해야 할 때 재사용 가능한 I/O 포트를 활용할 수 있습니다. 이 장에서는 이더넷 MAC을 기반으로 한 예제 디자인을 통해 재사용 가능한 I/O 포트의 완전한 활용법을 알아보겠습니다.

이더넷 MAC 설계

이더넷 MAC을 기반으로 한 예제 디자인을 통해 재사용 가능한 I/O 포트의 사용 방법을 자세히 알아보겠습니다. 이 예제 디자인은 10/100 Mbps 이더넷 MAC을 인스턴스화하고, MII 인터페이스를 사용하여 임시 I/O를 경유하여 디바이스 외부로 라우팅합니다.

Qsys 시스템 생성

이더넷 MAC 예제 디자인을 위해 Qsys 시스템을 생성하는 방법을 알아보겠습니다. Qsys 시스템은 25MHz 참조 클럭, TSE MAC(10/100 MAC with MII 인터페이스) 및 HPS 블록으로 구성된 간단한 시스템을 이미 생성한 상태입니다.

최상위 설계 파일 완성

Qsys 시스템 생성이 완료되면 최상위 설계 파일을 완성해야 합니다. Quartus에서 최상위 설계 파일을 위한 스케마틱을 생성하고 다양한 인터페이스 간의 연결을 그래픽으로 표시합니다. 여기서 "hps_io" 인터페이스는 IO Element에 있는 패드와의 물리적 연결을 포함하며, "loan_io" 인터페이스는 FPGA 패브릭 측 IO 요소에 대한 연결을 나타냅니다.

포트 연결

포트 간의 연결을 설정해야 합니다. 이 때, 최대 가능한 Loaner I/O 신호 개수가 장치와 패키지에 따라 다를 수 있음을 유의해야 합니다. 예를 들어, 이 예제 디자인에서는 최대 66개의 Loaner I/O 신호를 사용할 수 있습니다.

미사용 신호 연결

미사용 신호를 연결하려면 해당 신호를 무시하도록 설정해야 합니다. 사용할 신호에는 적절한 연결이 필요합니다. 예를 들어, 이 예제에서는 송신 데이터 버스로 bits 18부터 15까지를 사용하기로 결정했습니다.

설계 컴파일 및 타이밍 분석

설계를 컴파일하고 정적 타이밍 분석을 수행해야 합니다. 타이밍 분석을 통해 인터페이스가 예상대로 동작할 수 있음을 확인할 수 있습니다. 이를 통해 모든 프로세스, 온도, 전압 조합에서도 예상대로 동작함을 확신할 수 있습니다.

예제 디자인 확인

이 영상에서 사용된 예제 디자인을 확인하려면 www.alterawiki.com의 "Cyclone V 및 Arria V에서 HPS IO 사용하기" 토픽을 참조하십시오. 검색 상자에 "Loaner"를 입력하면 해당 페이지를 찾고 파일을 다운로드할 수 있습니다.

FAQ

Q1: 재사용 가능한 I/O 포트를 어떻게 활용할 수 있을까요? A1: 재사용 가능한 I/O 포트는 I/O 제약이 있는 경우 포트를 해방하고 추가 연결을 위해 사용할 수 있습니다. 특히 느린 속도의 신호에 최적화되어 있어 유용하게 활용할 수 있습니다.

Q2: 이더넷 MAC을 기반으로 한 예제 디자인은 무엇을 보여주나요? A2: 이더넷 MAC 예제 디자인은 10/100 Mbps 이더넷 MAC을 인스턴스화하고, MII 인터페이스를 사용하여 임시 I/O를 경유하여 디바이스 외부로 라우팅하는 방법을 보여줍니다.

Q3: Qsys 시스템 생성은 어떻게 진행하나요? A3: Qsys 시스템을 생성하는 방법은 간단합니다. 25MHz 참조 클럭, TSE MAC 및 HPS 블록으로 간단한 시스템을 구성한 뒤 Qsys 시스템을 생성하면 됩니다.

Q4: 최상위 설계 파일 완성을 위해 어떤 작업을 해야 하나요? A4: 최상위 설계 파일을 완성하기 위해 스케마틱을 생성하고 다양한 인터페이스 간의 연결을 그래픽으로 표시해야 합니다.

Q5: 설계 컴파일 및 타이밍 분석은 왜 필요한가요? A5: 설계 컴파일과 타이밍 분석은 설계의 동작을 확인하고 모든 프로세스, 온도, 전압 조합에서도 동작함을 확신하기 위해 필요합니다.

참고 자료

• Altera Wiki - Cyclone V 및 Arria V에서 HPS IO 사용하기
• 예제 디자인 파일 다운로드 페이지