Conecte DDR3 à FPGA usando Altera UniPHY EMIF IP

Índice

1. Introdução
2. Preparação do Projeto
3. Configuração do Controlador DDR3 SDRAM
   • 3.1 Seleção do dispositivo e geração do IP
   • 3.2 Configuração dos parâmetros de Memória
   • 3.3 Configuração dos registros de modo
   • 3.4 Configuração dos parâmetros de temporização
   • 3.5 Configuração das características físicas
   • 3.6 Configuração da interface Avalon
   • 3.7 Configuração das opções de diagnóstico
4. Geração do Projeto de Exemplo
5. Análise e Síntese
6. Programação do FPGA
7. Verificação do Hardware
8. Utilização do External Memory Interface Toolkit
9. Relatórios de Calibração e Debug
10. Conclusão

1. Introdução

Olá, meu nome é Gavin Loft e eu sou um engenheiro de aplicação na Alterra. Hoje, vou mostrar a você como parametrizar o controle DDR3 SDRAM usando o Unified. Em seguida, vou demonstrar o controlador em hardware usando um exemplo de design. O design de exemplo consiste em um gerador de padrões e um verificador que realiza leitura e escrita no nosso controlador e verifica se os dados lidos estão corretos. Vou usar o kit de desenvolvimento de FPGA strategy 5 e a versão 13.1 do software Quartus para gerar meu IP, compilar o projeto e configurar meu dispositivo.

2. Preparação do Projeto

Antes de começar, precisamos criar um novo projeto. No software Quartus, seleciono o dispositivo Stratix 5 que será utilizado no kit de desenvolvimento. Em seguida, abro o plugin Mega Wizard para gerar o IP DDR3 SDRAM Controller. Configuro os parâmetros, como a velocidade da interface de memória, baseada no estimador de interface de memória externa e no speedgrade dos dispositivos de memória. Também seleciono a frequência de clock de referência do PLL com base no que está disponível no kit.

3. Configuração do Controlador DDR3 SDRAM

3.1 Seleção do dispositivo e geração do IP

O primeiro passo é selecionar o dispositivo e gerar o IP do controlador DDR3 SDRAM. Com base nas especificações do kit de desenvolvimento, escolho o dispositivo Stratix 5 correto e utilizo o Mega Wizard para gerar o IP. Crio uma nova variação e nomeio o arquivo.

3.2 Configuração dos parâmetros de memória

Agora começo a inserir os parâmetros para configuração da interface de memória. Com base no dispositivo micron e nos dispositivos discretos conectados à placa, defino a interface de quartil. A largura de banda e os endereços são selecionados com base nas especificações dos dispositivos de memória.

3.3 Configuração dos registros de modo

Nesta seção, escolho as configurações para o registro de modo do dispositivo de memória. A latência e a latência de escrita são escolhidas com base nas especificações do dispositivo de memória. As configurações de terminação são escolhidas com base em simulações da placa.

3.4 Configuração dos parâmetros de temporização

Aqui, insiro os parâmetros de temporização para o dispositivo de memória. Utilizo o Presets para selecionar os dispositivos listados e insiro as informações no campo adequado.

3.5 Configuração das características físicas

Na aba de configurações da placa, insiro as características físicas dos sinais no meu kit de desenvolvimento. Defino a taxa de subida e as diferenças de tempo entre os diferentes sinais.

3.6 Configuração da interface Avalon

A aba de configuração da interface Avalon permite configurar a interface e o mapeamento de endereços entre a interface Avalon e os endereços no dispositivo de memória.

3.7 Configuração das opções de diagnóstico

Na aba de diagnóstico, ativo a ferramenta E-Memory Toolkit e configuro as opções de simulação.

4. Geração do Projeto de Exemplo

Depois de concluir a configuração do controlador DDR3 SDRAM, posso gerar o projeto de exemplo. Certifico-me de que a opção de geração do projeto esteja marcada e clico em "Gerar".

5. Análise e Síntese

Após a geração do IP DDR3, abro o projeto de exemplo gerado. Verifico se o dispositivo Stratix 5 selecionado está correto e faço quaisquer ajustes necessários. Em seguida, executo a análise e síntese para criar a netlist e permitir que os scripts de atribuição gerados automaticamente identifiquem as conexões com o IP DDR3.

6. Programação do FPGA

Agora é hora de programar o FPGA. No Quartus Programmer, conecto meu kit de desenvolvimento usando o USB Blaster. Detecto a cadeia JTAG e seleciono o dispositivo Stratix 5 correto. Em seguida, carrego o arquivo SOF para configurar o dispositivo. Verifico se a programação foi realizada com sucesso.

7. Verificação do Hardware

Após a programação do FPGA, verifico o hardware. No meu projeto, tenho LEDs de diagnóstico. Ao ligar o hardware, os LEDs 0 e 1 indicam o status das calibrações locais e a falha de driver. Outros sinais de status também são verificados. Ao pressionar o botão de reset, os sinais voltam ao estado normal.

8. Utilização do External Memory Interface Toolkit

Agora, uso o External Memory Interface Toolkit para verificar os resultados da calibração e as margens de temporização da interface de memória externa. Conecto o kit de desenvolvimento ao toolkit e crio uma conexão entre o dispositivo e o toolkit. Executo relatórios de calibração e debug para obter mais informações sobre a interface de memória.

9. Relatórios de Calibração e Debug

Com a utilização do External Memory Interface Toolkit, posso gerar relatórios de calibração e debug. Esses relatórios apresentam informações sobre as margens de temporização detectadas durante a calibração, bem como as configurações do algoritmo de calibração. Além disso, posso gerar um relatório de estabilidade para identificar as áreas de leitura e gravação bem-sucedidas.

10. Conclusão

Neste Tutorial, apresentei o processo de parametrização do controlador DDR3 SDRAM usando o Quartus Unified. Demonstrei como configurar os parâmetros, gerar o projeto de exemplo, programar o FPGA e verificar o hardware utilizando o External Memory Interface Toolkit. Com essas etapas, você poderá implementar um controlador DDR3 SDRAM em seu próprio projeto de FPGA. Lembre-se de consultar o site da Alterra para obter mais informações sobre interfaces de memória.