¡Comienza ahora con Vitis SDK y Vivado 2019.2 en FPGA Zynq Arty Z7 de Digilent!

Tabla de contenido:

1. Introducción
2. Configuración de la tarjeta RT-Z7
3. Copia de los archivos RT-Z7
4. Creación de un nuevo proyecto en Vivado
5. Diseño de bloques en Vivado
6. Envoltura HDL y generación de bitstream
7. Exportación de Hardware y programación de la tarjeta
8. Creación de un proyecto en Vitis
9. Configuración del puerto serie virtual en Vitis
10. Creación de la aplicación "Hola Mundo"

Introducción

¡Hola a todos! En este Tutorial aprenderemos cómo comenzar a usar la nueva versión 2019.2 de Bhuvana y el Vitis SDK de Xilinx. Utilizaremos la placa RT-Z7 de Digit, pero este enfoque también funcionará con cualquier placa FPGA Zynq de Xilinx. ¡Así que comencemos!

Configuración de la tarjeta RT-Z7

Antes de empezar, asegurémonos de configurar correctamente nuestra tarjeta RT-Z7. Para Ello, debemos asegurarnos de que el jumper de alimentación esté configurado en "Regulador" en lugar de "USB". Esto se debe a que algunos diseños requieren más energía de la que un puerto USB de una PC puede suministrar. Además, configuraremos el jumper de arranque en "JTAG" para poder descargar el código en la placa. Ahora, conectemos la fuente de alimentación y encendamos la placa. ¡Listo! Hemos terminado la configuración inicial y podemos pasar al siguiente paso.

Copia de los archivos RT-Z7

Antes de ejecutar la aplicación Vivaro, necesitamos copiar los archivos RT-Z7 en nuestra carpeta de archivos. Estos archivos se pueden encontrar en el sitio web de Digital, pero también proporcionaremos el enlace en la descripción para que puedas copiarlos rápidamente. El archivo descargado contiene los archivos de la placa para todos los puertos FPGA Digit. Dado que estamos utilizando la versión 20 de RT-Z7, solo copiaremos aquellos archivos específicos de esa versión. Copiaremos estos archivos en la carpeta "Design". ¡Ahora estamos listos para crear un nuevo proyecto en Vivado!