Synthèse et configuration PAC sur Intel DevCloud

【Table of Contents】

1. 🎯 Introduction
2. 🛠️ Prerequisites
3. 💻 Setting Up the Environment
4. 📝 Synthesizing the RTL Code 4.1 Choosing the Source Files 4.2 Running the Fu Synth Setup Script
5. ⏳ Verifying Timing Constraints
6. 💾 Generating the Green Bit Stream 6.1 Identifying the Platform Acceleration Card 6.2 Configuring the FPGA with the Bit Stream
7. 🖥️ Running the Software
8. 🔍 Troubleshooting Tips
9. 📚 Resources
10. 🎉 Conclusion

【Article】

🎯 Introduction

Bienvenue ! Dans cette vidéo, je vais vous montrer comment synthétiser le code RTL pour votre FPGA à l'Aide des outils Cordis d'Intel. Je vous guiderai également dans la configuration de la carte d'accélération de la plateforme afin de charger le FPGA avec votre AFU. Enfin, je vous montrerai comment exécuter un logiciel qui communique avec la carte d'accélération de la plateforme. Suivez ces étapes et vous serez en mesure de maîtriser ce processus complexe.

🛠️ Prerequisites

Avant de commencer, assurez-vous d'avoir effectué les étapes suivantes :

• Créer un compte sur le cloud Dev d'Intel
• Se connecter au cloud Dev et trouver un noeud avec un FPGA
• Suivre la documentation d'Intel pour configurer votre environnement

💻 Setting Up the Environment

Une fois que vous êtes connecté sur le cloud Dev et que vous avez trouvé un noeud avec un FPGA, vous devez configurer votre environnement. Assurez-vous d'avoir correctement initialisé vos variables d'environnement en exécutant les scripts d'initialisation fournis. Cela garantira que les outils utilisent les bonnes variables d'environnement lors de l'exécution.

📝 Synthesizing the RTL Code

Dans cette étape, nous allons synthétiser le code RTL en utilisant les scripts fournis. Voici comment procéder :

4.1 Choosing the Source Files

Tout d'abord, vous devez spécifier les fichiers source RTL que vous souhaitez utiliser. Vous pouvez les lister dans un fichier texte appelé file_list.txt. Assurez-vous d'inclure tous les fichiers nécessaires pour votre AFU dans la liste.

4.2 Running the Fu Synth Setup Script

Maintenant, exécutez le script fu_synth_setup en spécifiant le fichier file_list.txt et le dossier de destination pour le projet Cordis. Ce script générera un projet Cordis contenant les fichiers source RTL spécifiés.

⏳ Verifying Timing Constraints

Après avoir synthétisé le code RTL, vous devez vérifier que toutes les contraintes de timing ont été respectées. Vérifiez si le rapport de timing affiche un message indiquant que le design est conforme aux contraintes de timing. Vous pouvez également consulter les autres rapports générés pour obtenir plus d'informations sur le processus de compilation.

💾 Generating the Green Bit Stream

Une fois que vous êtes sûr que votre design respecte les contraintes de timing, vous pouvez générer le "green bit stream" pour configurer le FPGA. Suivez les étapes ci-dessous :

6.1 Identifying the Platform Acceleration Card

Utilisez la commande lspci pour trouver l'identifiant de la plateforme d'accélération installée sur le noeud actuel. Recherchez l'identifiant correspondant à votre plateforme d'accélération et notez-le.

6.2 Configuring the FPGA with the Bit Stream

Utilisez l'outil fpgaconf en spécifiant l'identifiant de la plateforme d'accélération et le fichier du "green bit stream" pour configurer le FPGA avec le design que vous avez synthétisé.

🖥️ Running the Software

Maintenant que le FPGA est configuré avec votre AFU, vous pouvez exécuter le logiciel correspondant. Assurez-vous que vous êtes dans le répertoire du logiciel et exécutez la commande make clean pour nettoyer les fichiers temporaires. Ensuite, exécutez le fichier exécutable correspondant à votre AFU pour tester la communication avec le FPGA. Si tout se passe bien, vous devriez voir un message de réussite.

🔍 Troubleshooting Tips

Si vous rencontrez des problèmes lors de la synthèse ou de l'exécution de votre design sur le FPGA, voici quelques conseils de dépannage :

• Vérifiez les logs de synthèse pour les erreurs et les avertissements.
• Vérifiez les logs de timing pour vous assurer que toutes les contraintes ont été respectées.
• Consultez la documentation d'Intel pour obtenir des conseils spécifiques sur le dépannage.

📚 Resources

• Documentation d'Intel sur le cloud Dev
• Tutoriels sur l'analyse de timing et l'optimisation

🎉 Conclusion

Félicitations ! Vous savez maintenant comment synthétiser le code RTL pour votre FPGA à l'aide des outils Cordis d'Intel. Vous avez également appris comment configurer la carte d'accélération de la plateforme, générer le "green bit stream" et exécuter votre logiciel sur le FPGA. Continuez à explorer et à expérimenter pour approfondir vos connaissances dans ce domaine passionnant !