杂交键合技术：英特尔工艺的突破

目录

• 引言
• 背景与动机
• 基于杂交键合的封装技术
• 设计优势与考虑因素
• 工艺与组装优化
• 制造结果与未来考虑
• 结论

杂交键合技术：推动芯片封装的突破

作为英特尔公司的技术研发部门的一名成员，今天我将介绍杂交键合在英特尔工艺中的应用。接下来我将先简要概述尺寸缩放的需求，并介绍杂交键合如何实现这一需求。我还将对该技术进行简要的概述，并讨论数字和射频电路方面的设计优势和注意事项。随后，我将探讨一些工艺和组装优化方法，以减少缺陷并确保高质量的终端键合。最后，我将分享我们的测试结果并讨论未来的考虑因素，最后总结我的演讲。

引言

当前封装技术的趋势是在封装中实现更多的功能，例如增加板上内存或启用更多的处理核心。这就要求从现有的整体型芯片结构转向二维结构中的多芯片封装，例如多芯片封装或英特尔的封装技术。而未来则需要转向三维集成结构。因此，我们需要一种异构集成技术，能够合并多个优化了不同功能的芯片，例如处理、存储和功率传输，并且在保持近乎整体型性能的同时，降低互连面积、电路功耗和延迟。

背景与动机

然而，现有的技术——焊接——在互连密度上存在一定的限制，导致相对较高的开销。为了降低互连面积，我们需要减小互连间距。然而，由于某些电学和热力学考虑因素，焊接在10微米以下的间距尺寸的缩放方面存在问题。为了将间距扩展到10微米以下，我们需要一种新的封装技术，而目前领先的封装技术是杂交键合技术，该技术已被证明支持互连间距缩小到亚1微米。

优点：

• 杂交键合使我们能够获得与非线性参数相当的互连密度，因此互连面积开销减小了10倍以上
• 更小的寄生参数使得堆叠封装的电容降低了五倍，从而降低了功耗和延迟
• 在侧向连接方面，将芯片并排放置时，我们可以获得更好的信号完整性，从而可以使用更简单的电路结构
• 高互连密度帮助我们实现近乎整体型性能，这也是我们未来异构集成技术的追求目标。

缺点：

• 杂交键合需要进行复杂的处理过程和极高程度的清洁组装，以确保键合的质量
• 测试也是挑战之一，由于杂交键合需要极高的清洁度和表面保护，这会影响测试的可行性
• 目前有两种常用的杂交键合组装方法：晶圆-晶圆键合和薄片-晶圆键合。目前，晶圆-晶圆键合已经相对成熟，支持更小的间距，但存在一些限制。薄片-晶圆键合是高性能计算的首选，但目前仍较不成熟，需要改进。

基于杂交键合的封装技术

杂交键合是一种新的键合技术，因此我们需要对设计、工艺和组装进行整体考虑。这一点尤为重要，因为我们需要确保优化整体性能。接下来，我将从设计挑战和功耗、信号完整性等方面来讨论一些杂交键合的考虑因素。

设计挑战与功耗、信号完整性的影响

首先，让我们来看一下焊接的硅中介层封装，其中多个芯片通过焊接连接到中介层上。如果我们聚焦在与键合有关的接口，我们可以看到，焊接连接需要突出的铜柱，再用焊料材料封装。这通常会导致密度电迁移问题，并对最终结构的热力学性能产生影响。而杂交键合则有效地消除了这两种问题，它消除了两个芯片之间的接口，并解决了许多这些问题。然而，它也带来了一些新的挑战，例如复杂的工艺和非常干净的组装要求，以及一些测试问题。接下来，我将在本次演讲中讨论一些这些挑战。

在设计方面，一个重要的考虑因素是高品质的空心线圈和变压器，这些是用于DDR、PCI Express和射频设备的高速电路中经常使用的组件。如果我们查看焊接连接器件周围的场分布，可以看到它们从芯片表面向外延伸。在焊料连接器件中，顶部和底部芯片之间有足够的空间以避免对这些器件性能产生显著影响。但是，当我们使用杂交键合时，场会延伸到两个芯片上，这会影响线圈的质量因子。通过对顶部和底部芯片进行设计规则的修改，并移除绕线附近的一些杂交键合接触点，我们能够有效地消除对质量因子的影响。

另外，我们还需要考虑其他一些因素，如电流拥挤效应、表面拓扑等。由于间距更小且两个芯片之间的机械耦合更强，还存在一些热力学优势可供利用。

工艺优化与结果

在工艺方面，我们需要考虑的是键合层的相对厚度。我们发现，键合层通常是相对较厚的金属层，这会导致更高的晶片弯曲度，从而影响下一步的处理。然而，通过优化堆叠材料和沉积参数，我们成功地控制了弯曲度，使其适用于后续处理。

另一个关键的工艺步骤是化学机械抛光（CMP）的表面平整化。我们需要考虑到键合层周围的绝缘表面拓扑，理想情况下，我们希望绝缘表面尽可能平坦，以最大限度地提高初始键合强度。另一个参数是表面粗糙度，我们希望介电体表面尽可能光滑，以最大限度地扩大接触面积。而通过标准CMP我们无法实现所需表面平整度，但是通过优化进程后，我们能够达到非常好的平整度，并实现非常好的界面金属深度。

组装考虑因素与结果

组装方面有三个主要的考虑因素：精确的定位、极高程度的清洁以及测试。首先，需要考虑的是精准度和吞吐量问题，我们需要支持极细的间距，因此需要能够非常精确地放置芯片。通过设计优化，我们能够确保对位参考点具有极好的可见度和对比度，同时又不会消耗芯片的有效区域，并通过改进工具以保持良好的对准度，从而使杂交键合技术能够在10微米以下的间距下进行扩展。

杂交键合的另一个主要问题是颗粒或表面缺陷，如左图所示。如果有小颗粒出现，并尝试将两个芯片键合在一起，那么在缺陷区域会形成一个非常大的空虚空间，因为介质无法足够靠近彼此，形成键合。随着间距越来越小，小到亚100纳米级别的时候，甚至对于100纳米颗粒，也可能会导致数百个键合连接的失败。因此，保持芯片和晶圆表面的极度清洁是非常重要的，需要避免颗粒对键合的影响。我们通过改进工艺和杂志等措施，大大降低了颗粒的数量。

测试对于杂交键合来说也是一个挑战，因为需要非常高度的清洁和表面保护。然而，我要特别提及的是测试覆盖率的问题。当我们转向杂交键合时，我们有机会形成包含许多芯片的系统。其中一些芯片可能存在制造缺陷，理想情况下，这些芯片将在测试过程中被筛除。然而，如果测试覆盖率不达到100％，一些有缺陷的芯片可能会通过测试，这将影响最终系统的良率，尤其是当芯片数量增加时。因此，为了确保包含大量芯片的系统的良率，测试覆盖率必须非常高。

制造结果与未来考虑

我们通过制造测试芯片来验证我们所做的各种优化措施。我们的被动测试芯片包含了连续性和电阻检查的多条Daisy chain。制造过程中，我们对键合进行了激光剥离，以测试其质量。我们的测试芯片还包括了活性测试芯片，它可以用于测试从设计到制造再到测试的整个流程。它包含了四个顶部芯片和一个基座芯片，通过活性中间层进行连接。这些测试芯片经过了设计制造，并得到了良好的测试结果。

总结一下，杂交键合技术实现了近乎整体型的不同芯片之间的互连，对未来的计算架构具有重要意义，并进一步推动了摩尔定律的发展。然而，这也需要对当前三联体生态系统进行扩展。与焊接不同，杂交键合需要额外的互操作性规范，例如键合垫尺寸、表面粗糙度和平整度等，并且可能需要这些规范以实现不同晶圆上的芯片之间的键合。非常感谢各位参加这次讲座，我将很乐意回答各位的问题。

结论

我在本次讲座中概述了杂交键合技术在英特尔工艺中的应用。杂交键合通过优化互连密度、降低互连面积开销和提高功耗和信号完整性等方面的优势，推动了芯片封装领域的突破。与焊接交接层技术相比，杂交键合展示了更好的性能，并提供了不同尺度下的更小间距。通过对设计、工艺和组装的优化，我们能够实现高精准度的定位，保持极高的清洁度，获得令人满意的键合质量。未来，我们还需要进一步拓展杂交键合技术的适用范围，并且需要建立更全面的规范和标准以支持不同封装组合。

FAQ

Q: 杂交键合技术对于计算架构的发展有什么意义？

A: 杂交键合技术实现了近乎整体型的不同芯片之间的互连，这对于未来的计算架构具有重要意义。它允许在封装中集成多个优化了不同功能的芯片，如处理、存储和功率传输，同时保持接近整体型性能的水平，从而进一步推动了摩尔定律的发展。

Q: 杂交键合技术与传统焊接技术相比有什么优势和劣势？

A: 相对于传统焊接技术，杂交键合技术具有以下优点：

• 更高互连密度，减少互连面积开销
• 更小的寄生参数，降低电路功耗和延迟
• 更好的信号完整性，使电路设计更简单

然而，杂交键合技术也存在一些挑战：

• 复杂的工艺和高度清洁的组装要求
• 对测试的挑战，需要极高的测试覆盖率

有关更详细的对比，请参考本演讲中的内容。

Q: 杂交键合技术是否可以用于不同尺寸和不同功能的芯片之间的键合？

A: 是的，杂交键合技术可以用于不同尺寸和不同功能的芯片之间的键合。这是杂交键合的一个重要应用领域，也是未来芯片封装的发展方向之一。然而，这需要建立更全面的规范和标准，并做一些设计和工艺上的优化来实现不同芯片之间的有效键合。

Q: 杂交键合技术在哪些方面具有优势？

A: 杂交键合技术在互连密度、功耗和信号完整性等方面具有优势。它可以实现与非线形参数相当的互连密度，从而减少互连面积开销和降低功耗和延迟。此外，杂交键合技术还能提供更好的信号完整性，使电路设计更简化。这些优势使杂交键合成为未来封装技术的重要发展方向。

Q: 杂交键合技术如何优化工艺和组装过程？

A: 在杂交键合技术中，我们需要考虑金属键合层的厚度、化学机械抛光的表面平滑度和平整度等工艺问题。通过优化这些参数和相关的堆叠材料，我们可以控制弯曲度，保持非常好的表面平整度，以及良好的键合质量。此外，我们还需要极高的清洁度和表面保护措施，以避免颗粒和其他表面缺陷对键合的影响。

Q: 杂交键合技术需要注意哪些测试问题？

A: 杂交键合技术在测试方面面临一些挑战，主要是因为需要极高的清洁度和表面保护。此外，一个重要的问题是测试覆盖率。由于杂交键合可以实现多芯片系统，这意味着某些有制造缺陷的芯片可能会通过测试，从而降低最终系统的良率。因此，测试覆盖率必须非常高才能确保系统性能。